Xilinx子分类
【Xilinx】最后发表: 2023-11-09 19:18:55 by Meelin |
【Zynq】最后发表: 2020-03-07 20:44:38 by xbs2023 |
【开发工具与评估板】最后发表: 2020-02-27 19:22:39 by xbs2020 |
|---|---|---|
【 生态系统与中间件】最后发表: 2020-03-08 11:19:03 by xbs2023 |
【活动与其他】最后发表: 2020-02-27 18:34:33 by xbs2020 |
【硬件优化】最后发表: 2022-07-14 17:01:32 by 许林彬 |
【软件智能】最后发表: 2020-02-27 19:35:33 by xbs2020 |
Xilinx
标题  |
作者 | 查看/回复 | 最后发表 |
|---|---|---|---|
| 这儿人多，再发一遍：逻辑和microblaze如何共同使用一片ddr3？ | jackchong | 1029/0 | 2015-04-11 22:45:20 by jackchong |
| 求助：调用除法器IP核 仿真时商和余数波形为高阻态Z，ISE版本10.1，用的ISE自带的仿真软件 | jackchong | 1315/0 | 2015-04-11 22:44:09 by jackchong |
| 代码问题求指教 | jackchong | 1244/0 | 2015-04-11 22:43:15 by jackchong |
| CPU与FPGA接口时序约束请教？ | jackchong | 1193/0 | 2015-04-11 22:38:22 by jackchong |
| FPGA程序下载的问题 | iamacb1 | 1022/0 | 2015-04-11 22:17:20 by iamacb1 |
| AXi Scaler IP 和 video into axi 以及axi to video out IP使用中的一些问题 | iamacb1 | 1062/0 | 2015-04-11 22:16:19 by iamacb1 |
| 拜求指导，Ibert工作正常，工程测试Aurora链路不稳定 | iamacb1 | 1704/0 | 2015-04-11 22:15:17 by iamacb1 |
| xilinx Virtex-4 SelectMAP 接口在低温-5~10℃出现回读错误 | iamacb1 | 1030/0 | 2015-04-11 22:14:35 by iamacb1 |
| 请问如何通过LC2LC光口实现FPGA的远程配置，求解决方案 | iamacb1 | 925/0 | 2015-04-11 22:13:48 by iamacb1 |
| v5 70T 编程相关问题请教 | iamacb1 | 830/0 | 2015-04-11 22:11:09 by iamacb1 |
| Vivado HLS+OpenCV+zedBoard相关问题 | iamacb1 | 1115/0 | 2015-04-11 22:10:16 by iamacb1 |
| ISE中关于时序检查 | SCOFEEL | 1135/0 | 2015-04-11 22:08:47 by SCOFEEL |
| 参照xapp1167.pdf遇到问题求助 | SCOFEEL | 1033/0 | 2015-04-11 22:06:32 by SCOFEEL |
| 关于在ISE14.4中调用modelsim6.5进行功能仿真的问题 | SCOFEEL | 1012/0 | 2015-04-11 22:05:29 by SCOFEEL |
| virtex5 GTX IP核仿真问题 | SCOFEEL | 1140/0 | 2015-04-11 22:03:41 by SCOFEEL |
| FPGA控制求助 | SCOFEEL | 875/0 | 2015-04-11 22:03:00 by SCOFEEL |
| 求助有关双口ram的一个问题 | 09121981 | 1020/0 | 2015-04-10 22:21:49 by 09121981 |
| 实现SMPTE2022-56 SDI OVER IP Receiver遇到的问题，急！ | 09121981 | 964/0 | 2015-04-10 22:21:09 by 09121981 |
| FPGA加密SATA IP设计和应用 | 09121981 | 1260/0 | 2015-04-10 22:16:05 by 09121981 |
| 输入V5 IO管脚的信号电平与该 IO BANK vcco电平不匹配的问题 | 09121981 | 1195/0 | 2015-04-10 22:13:38 by 09121981 |
| 关于同系列不同型号芯片的程序移植 | 09121981 | 846/0 | 2015-04-10 22:11:48 by 09121981 |
| FPGA+SFP设计问题 | 09121981 | 1003/0 | 2015-04-10 22:11:07 by 09121981 |
| Xilinx FPGA开发必备工具之一：XPE（Xilinx功耗估算器） | sydfeng | 1019/0 | 2015-04-10 22:08:18 by sydfeng |
| V5 芯片同一BANK 配置成不同电平标准的问题 | sydfeng | 988/0 | 2015-04-10 22:07:20 by sydfeng |
| 功耗管理攻略: 19招降低20nm UltraScale FPGA器件功耗 | sydfeng | 1241/0 | 2015-04-10 22:05:41 by sydfeng |
| 请问大神们，如何验证DDR3与FPGA是否正确连线？ | sydfeng | 936/0 | 2015-04-10 22:04:45 by sydfeng |
| 关于替换停产CPLD器件的芯片选择问题？ | sydfeng | 858/0 | 2015-04-10 22:03:58 by sydfeng |
| 视频LVDS信号的bypass和alpha blending的 问题 | sydfeng | 1001/0 | 2015-04-10 22:02:56 by sydfeng |
| 100M串行信号进入virtex6 然后直接输出对信号有多大影响 | sydfeng | 1069/0 | 2015-04-10 22:02:07 by sydfeng |
| gtx多路输出数据对齐或相位调整 | zhizihua209 | 948/0 | 2015-04-10 21:54:26 by zhizihua209 |
| 请问ISE14.1环境中如何生成只包含差异的1bit的差异比特文件？ | zhizihua209 | 964/0 | 2015-04-10 21:53:24 by zhizihua209 |
| Memory电压问题 | zhizihua209 | 837/0 | 2015-04-10 21:52:12 by zhizihua209 |
| 如何通过ethernet连接两块或多块fpga数据传输 | zhizihua209 | 1055/0 | 2015-04-10 21:51:17 by zhizihua209 |
| SD Card 开机问题 | zhizihua209 | 884/0 | 2015-04-10 21:50:29 by zhizihua209 |
| 求DNA加密VHDL参考程序！ | 091217272 | 1153/0 | 2015-04-09 22:20:38 by 091217272 |
| 求问Virtex-4加密问题 | 091217272 | 973/0 | 2015-04-09 22:19:51 by 091217272 |
| Virtex-6（ML605）板子配置千兆以太网，请指教！ | 091217272 | 1056/0 | 2015-04-09 22:19:10 by 091217272 |
| 请教一下Virtex5-LX110T FF1136封装的原理图哪里可以下到？ | 091217272 | 918/0 | 2015-04-09 21:32:09 by 091217272 |
| virtex6的配置设计问题 | 091217272 | 874/0 | 2015-04-09 21:29:18 by 091217272 |
| MapLib:979 - LUT6 symbol microblaze FSL | 091217272 | 1562/0 | 2015-04-09 21:25:58 by 091217272 |