请问在V5  系列中 ，同一个BANK可以配置成两种不同的电平标准吗？

即如果一个BANK  的VCCO=2.5V,

这个BANK的IO 管脚是否可以在程序的约束文件中部分配置成LVCMOS25用于单端管脚,部分配置成LVDS25，用于差分管脚?