版主: 51FPGA |
iamacb1
最后登陆时间:2015-01-13 22:09:50 |
各位大侠好, 小弟在使用Xilinx的视频IP时遇到一些问题,请大家不吝赐教: 1. 在ISE工程中只使用video into axi 和axi to video out IP对接,中间不加任何处理模块(按照数据手册,该有的timing controller 都有的)。最后面的axi to video out IP锁不定,只有把前面视频的数据时钟作为后面timing gen的时钟,并且做为最后的数据时钟才够锁定并且出图像。请问为什么会这样啊? 这两个IP里面不是都有异步fifo 用来隔离时钟域的吗,为什么使用同频率的非同源时钟就不行了呢?由于后期要在Artix7上使用,目前只有Spartan6器件,所以在Spartan6上面调试Scaler V7.00a,很头痛啊。有用过的大侠能给点意见吗? 2. 在加入了Scaler 版本的工程中,到是能出来个前后时钟隔离,但只限于Scaler设置成720P输入720P输出,调试其他分辨率就都不行,后面的axi to video IP一律锁不定。而且video into axi IP和axi to video out IP都只限使用V1.0 版本的才行,使用V2.0版本的也出不来。等到A7的芯片来了还得在Vivado上面调试啊,Vivado2013.4都用的V3.0的IP了,不知道可不可行啊。有人遇到过这种问题吗? |
共1条 1/1 1 |