各位早上好：
最近有个实验，用FPGA程序控制若干电源电压顺序上电（电源芯片有使能端，FPGA控制使能端）。
程序仿真没问题。
但是实际硬件电路用示波器测的时候观察到的如图所示：在正常的上电出现之前会有电压同时出现，再同时下电，然后才出现顺序上电。
程序已烧在PLATFORM PROM里面，上电加载到FPGA需要时间，那么就是说程序加载完成之前出现了同时上下电的情况。这个同时上下电的情况改怎么避免？

将IO口FPGA内部拉低（pull down）貌似不起作用。
谢谢各位了！！！