Xilinx|
版主: 51FPGA |
这儿人多，再发一遍：逻辑和microblaze如何共同使用一片ddr3？
[您是本帖的第826位阅读者]|
jackchong
最后登陆时间：2015-01-13 22:08:54 |
我的系统是这样的：采用spartan6 FPGA，LX45T，板上有一片128M ddr3，逻辑部分接收高速数据，将数据存入SATA硬盘，二者之间有32k深度的FIFO（用的block ram）。microblaze跑LWIP网络协议栈，用ddr3作为内存。现在的情况是，发现逻辑部分的FIFO不够用，会造成丢数据，要增大FIFO到1M深度左右才比较安全。我可以直接在verilog逻辑中使用ddr3，将其例化为FIFO，但是现在无法在逻辑和microblaze中同时使用。我的想法是，在逻辑中分出64M作为数据缓冲的FIFO，在microblaze中使用其余的64M作为程序和数据执行区。但是不知如何实现，xilinx也没有相关的例子。请问牛人们如何实现。谢谢！
|
| 共1条 1/1 1 |