子分类

【Xilinx】

最后发表: 2018-09-20 10:04:36 by 奋斗的小孩

【Zynq】

最后发表: 2015-12-10 11:02:34 by 2007021084

【开发工具与评估板】

最后发表: 2016-01-08 16:09:56 by 智亨电子

【 生态系统与中间件】

最后发表: 2015-07-25 10:02:44 by ae39

【活动与其他】

最后发表: 2015-07-25 10:06:31 by ae39

【硬件优化】

最后发表: 2016-12-21 22:39:30 by yypeng

【软件智能】

最后发表: 2015-12-10 09:42:41 by nakey

   

Xilinx

标题 RSS订阅 作者 查看/回复 最后发表
FPGA数字电子系统设计与开发实例导航+光盘源程序(RS232、USB、VGA、以太网) shun333 26130/359 2018-09-20 10:04:36
by 奋斗的小孩
数字钟Verilog程序 dreamjsc 10119/98 2018-09-16 19:40:30
by fusion318
FPGA视频教程大全(5块钱买的) 精华 keil001 89640/955 2018-09-13 18:38:34
by 493567317
spartan6系列FPGA简介,英文手册+中文翻译 lidonglei1 13093/103 2018-09-12 20:34:46
by 小葵1991
ise使用指南(完整版) zhangmengkid 7098/57 2018-09-11 14:50:32
by kkkkkkkkk
windows xp系统pcie的dma读写无完成中断 lisic 99/0 2018-09-06 13:24:50
by lisic
关于带PCIE-DMA ip核在windows XP下无法启动 q250891510 689/1 2018-09-06 11:01:11
by lisic
Xilinx新一代FPGA设计套件Vivado应用指南 xilinx论坛 616/1 2018-08-27 14:45:36
by 水木清华169
ISERDESE1的级联使用问题 ponyhk 67/0 2018-08-17 19:46:30
by ponyhk
(电子书)Verilog HDL程序设计与实践(云创工作室)(Xilinx大学合作指定教材) dreamjsc 15619/217 2018-08-17 08:53:33
by foxfoxes
求VC707配套 高速AD/DA KKXTT123 95/0 2018-08-16 08:34:16
by KKXTT123
明德扬视频分享--点拨FPGA课程 100多个案例免费学 chunfen2634 6306/4 2018-08-15 09:48:28
by 林秒出手
ML605 电源管理模块出错 xilinx论坛 546/1 2018-08-13 09:11:56
by xiachongrongdr
求助:K7的JTAG接口下载程序报CRC错误。 wangming169 9402/2 2018-08-13 08:50:17
by xiachongrongdr
Zynq 7020 无法启动 liumiao199012 156/2 2018-08-13 08:32:21
by xiachongrongdr
专业维修Xilinx FPGA开发板 xiachongrongdr 288/3 2018-08-13 08:29:30
by xiachongrongdr
system generator--教你如何在MATLAB中设计Xilinx FPGA系统 dreamjsc 25661/308 2018-08-11 17:34:45
by gulong123
Vivado使用误区与进阶 xilinx论坛 4796/8 2018-07-26 08:17:46
by shinco3006
vivado综合后DSP消耗为什么一直显示为 0 Big13fish 213/0 2018-07-25 09:12:57
by Big13fish
怎么改变FPGA向ARM发出的中断方式?默认貌似是高电平触发,想做成上升沿? zhizihua209 616/2 2018-07-16 22:41:20
by li52551578
想在cpu1上使用pl-ps中断,请问用spi的还是ppi的中断? simonmao8385 522/2 2018-07-16 22:37:35
by li52551578
zynq原理图分享 forele 15515/126 2018-06-05 10:01:04
by abgyqolt
软件无线电原理与应用(杨小牛等著) dreamjsc 6772/49 2018-06-02 16:05:04
by jiang472318459
Xilinx官方开发板原理图工具 Danieliu335 240/0 2018-05-24 10:20:11
by Danieliu335
关于SDx中硬件加速的问题,求大神帮忙! 幻夜幽莺 207/0 2018-05-10 09:05:04
by 幻夜幽莺
ZC706 VADJ电压选择问题 kiskydiac 558/1 2018-05-04 17:18:44
by xiachongrongdr
求一份ZC706开发板的资料 silenceF 633/2 2018-05-04 17:16:51
by xiachongrongdr
XC7A50T 各bank电压对地电阻不同 cnszdz 292/1 2018-05-04 16:34:26
by xiachongrongdr
XILINX产品需求供应 liqin666888 723/2 2018-04-29 11:10:27
by liqin666888
新人报道,请多多关照! 低调cj 194/0 2018-04-16 15:32:32
by 低调cj
基于Microblaze的经典设计汇总,提供软硬件架构、流程、算法 himalaya0604 7742/10 2018-03-28 18:01:36
by freegi
xilinx的以太网sgmi,的ip核,自己总是复位,哪位大神遇到过 李大家 257/0 2018-03-20 21:18:44
by 李大家
用FPGA能产生1nS的脉冲吗? JohnZDeng 405/0 2018-03-06 16:41:21
by JohnZDeng
Xilinx的综合技术高级篇 czh306 856/4 2018-02-23 17:38:28
by zsl天之骄子
请教下Xilinx器件的数据表中如何换算得到D触发器的数量 bucker 486/0 2018-01-24 18:26:56
by bucker
更改app1052逻辑,读bar0的数据为0xFFFFFFFF huanghuan99999 695/1 2018-01-06 16:19:59
by huanghuan99999
【求助】debussy编译vivado的ip核报错Actual for formal wea is not a signal zhanyue1 540/0 2017-12-29 10:37:53
by zhanyue1
DDR3 ip的RTL代码移植,vivado与ise版本是否可直接移植 bobo930805 625/0 2017-12-26 14:59:08
by bobo930805
spartan 6 输入时钟倍频后接bufpall,综合place&route通不过 cuirukai 499/1 2017-12-26 11:03:41
by cuirukai
时序 xilinx论坛 642/1 2017-12-25 11:26:17
by wu662316
共2265条 1/57 1 2 3 4 5 6 7 8 9 10 » ›|