Xilinx子分类
【Xilinx】最后发表: 2023-11-09 19:18:55 by Meelin |
【Zynq】最后发表: 2020-03-07 20:44:38 by xbs2023 |
【开发工具与评估板】最后发表: 2020-02-27 19:22:39 by xbs2020 |
|---|---|---|
【 生态系统与中间件】最后发表: 2020-03-08 11:19:03 by xbs2023 |
【活动与其他】最后发表: 2020-02-27 18:34:33 by xbs2020 |
【硬件优化】最后发表: 2022-07-14 17:01:32 by 许林彬 |
【软件智能】最后发表: 2020-02-27 19:35:33 by xbs2020 |
Xilinx
标题  |
作者 | 查看/回复 | 最后发表 |
|---|---|---|---|
| zedboard上按键与sd卡数据交互 | zwj1234 | 1507/2 | 2014-07-31 11:23:25 by zwj1234 |
| 求助：DDR接收数据不完整 | zwj1234 | 1368/4 | 2014-07-25 10:54:17 by zwj1234 |
| Flash加载测中遇到的问题 | 站的高尿的远 | 1131/0 | 2014-07-10 09:56:26 by 站的高尿的远 |
| 为什么我的移位寄存器的输出没有延时，和输入时序一样呢？而且复位后怎么让移位寄存器的值置零呢？ | 似水年华 | 968/2 | 2014-07-09 09:19:46 by jackwang |
| ISE综合时把某个reg变量的位数给截掉了几位，怎么能让它不截掉呢？ | 站的高尿的远 | 817/0 | 2014-07-08 09:13:42 by 站的高尿的远 |
| DDR2手册写着最大时钟800M，为啥配置成533.333不行，配置成200可以呢？？？求大神解答 | 站的高尿的远 | 1089/1 | 2014-07-04 13:47:13 by dwwzl |
| 大圣们，这几个节点怎么理解呢 | jianwenchang | 981/0 | 2014-07-03 11:18:55 by jianwenchang |
| 求助FPGA V7 1440T编译工具 | watermelon631 | 1006/2 | 2014-07-03 09:46:50 by jackwang |
| vivado自带的终端的不能打印输出信息 | 站的高尿的远 | 1114/0 | 2014-07-02 15:17:09 by 站的高尿的远 |
| 我想在板子上加一个RTC，除了在硬件上对IIC进行了配置，在内核编译的时候对相应的驱动也进行了配置 | jianwenchang | 1020/0 | 2014-07-02 09:47:46 by jianwenchang |
| altium designer中的实点和虚点接点分别代表什么意思咯，虚点是怎么绘上去的咯 | 站的高尿的远 | 1187/0 | 2014-07-02 09:44:10 by 站的高尿的远 |
| 【Nexys3】参考设计大全 | 583199723 | 4976/35 | 2014-07-02 00:45:27 by chy520cvv |
| 我现在从SD卡启动出现无法识别内核的格式的错误 | simonmao8385 | 965/0 | 2014-07-01 15:36:47 by simonmao8385 |
| 启动的时候 挂起 怎么解决？ | simonmao8385 | 1051/0 | 2014-06-30 17:19:18 by simonmao8385 |
| ADS突然不能调试了。点击debug的时候，总是停留在这个页面 | simonmao8385 | 885/0 | 2014-06-30 16:13:13 by simonmao8385 |
| 怎么查看自己的zedboard的芯片型号啊？ | simonmao8385 | 1059/0 | 2014-06-30 13:26:52 by simonmao8385 |
| ISE 12.1 及 license 下载 | Jason_Zhang | 22775/96 | 2014-06-27 20:04:50 by zzzzpppp |
| 报错问题，求大神帮忙解决 | 少静 | 933/0 | 2014-06-27 16:03:52 by 少静 |
| 为什么会有这样的错呢? | 阿飞 | 883/0 | 2014-06-27 15:47:06 by 阿飞 |
| ZYNQ平台OPENCV的移植(1) | CMika | 2754/3 | 2014-06-26 12:18:50 by qq26645982 |
| ise加XPS的方式设计遇到的问题 | 站的高尿的远 | 922/0 | 2014-06-26 09:22:45 by 站的高尿的远 |
| 开发板申请 | texell | 1084/3 | 2014-06-19 22:49:12 by fengye99 |
| 我在做boot.bin构建VIVADO工程，为什么这里不自动生成XDC呢 | jianwenchang | 1209/1 | 2014-06-17 14:39:28 by jackwang |
| XILINX有没有哪个文档是专门介绍PS与PL进行通讯时的接口信号说明 | 站的高尿的远 | 1078/0 | 2014-06-13 17:01:30 by 站的高尿的远 |
| Xilinx改变世界的三十年 | wangyu | 3947/6 | 2014-06-12 17:07:16 by gaohaopeng |
| 差分时钟接入FPGA的CC类型时钟管脚，我能把其用DCM处理后做全局时钟来用吗？ | 站的高尿的远 | 1125/0 | 2014-06-12 09:23:29 by 站的高尿的远 |
| Zedboard I2C功能验证问题求助 | zwj1234 | 1713/1 | 2014-06-10 15:28:47 by jobs |
| 获奖xilinx鼠标 | ming4129 | 2650/17 | 2014-06-09 23:52:57 by morgan1206 |
| 结构体编译无问题，程序执行到结构体初始化的时候挂起了 | 站的高尿的远 | 1070/1 | 2014-06-09 09:50:21 by witin |
| ZedBoard学习手记（六）最后一步？通过上层应用程序调用驱动 | 啸风 | 1641/2 | 2014-06-08 22:27:35 by 啸风 |
| AD输出的差分时钟接入ISE中的DCM作为全局时钟可行吗 | 站的高尿的远 | 4352/0 | 2014-06-06 21:55:17 by 站的高尿的远 |
| 各位，我用zedboard的默认配置来配置7015 ,这样能启动起来吗？ | 站的高尿的远 | 1047/0 | 2014-06-06 13:53:01 by 站的高尿的远 |
| 求助 怎样远程更新我的FPGA？ | longing05 | 2039/11 | 2014-06-04 17:05:55 by longing05 |
| 求助 通过PCAP接口怎么实现随时配置PL端 | longing05 | 1199/5 | 2014-06-04 14:36:48 by bluecd |
| 这执行这条命令时为什么不能生成devicetree.dtb文件呢 | jianwenchang | 1061/1 | 2014-06-04 14:28:53 by bluecd |
| 各位，有没有碰到这样的情况，JTAG模式下，用XPS烧.bit文件可以，但是用SDK烧酒不行 | 站的高尿的远 | 1016/2 | 2014-06-03 17:57:59 by machinnneee |
| 看设计所占用的面积资源数量 是看综合出来的报告里面那个occupied slices么 | 站的高尿的远 | 996/1 | 2014-06-03 11:36:35 by 51FPGA |
| DDR控制信号一定要接上拉么 | 站的高尿的远 | 962/0 | 2014-05-29 09:23:18 by 站的高尿的远 |
| zed 第一次进入ubuntu 需要多久呢 | qile10234 | 1025/1 | 2014-05-28 14:17:06 by bluecd |
| 为什么我自己通过SDK自动生成的fsbl不能启动？ | simonmao8385 | 1104/1 | 2014-05-28 13:40:50 by icesnail |