Xilinx|
版主: 51FPGA |
差分时钟接入FPGA的CC类型时钟管脚，我能把其用DCM处理后做全局时钟来用吗？
[您是本帖的第1020位阅读者]|
站的高尿的远
最后登陆时间：2015-01-28 20:40:09 |
请问，AD采用差分输出，对应的差分时钟接入FPGA的CC类型时钟管脚，我能把其用DCM处理后做全局时钟来用吗？还是差分时钟只控制差分数据的接收，而整个系统的全局时钟用板载晶振产生
325附近有语法错误吗？为啥生成比特流 说有错误
|
|
此帖由jackwang于2014-06-12 09:26:44最后编辑
|
|
| 共1条 1/1 1 |