首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
ise加XPS的方式设计遇到的问题
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
ise加XPS的方式设计遇到的问题
[您是本帖的第
827
位阅读者]
站的高尿的远
我是GG
高级会员
最后登陆时间:
2015-01-28 20:40:09
直达楼层
1
#
发表于
2014-06-26 09:22:45
各位,我用ise加XPS的方式设计,先在XPS中利用向导生成一个axi接口的ip,接着想修改这个 ip,添加自己写的模块,在顶层声明了component,语法综合实现都没错,但是在xps中生成.bit文件时出错了,大致是不支持我自己写的模块。应该怎么办呢,直接在用户逻辑添加的话很不清楚,我有比较多的模块
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: