版主: 51FPGA

分享到:
共1条 1/1 1   

ise加XPS的方式设计遇到的问题

    [您是本帖的第827位阅读者]
站的高尿的远
我是GG
高级会员

最后登陆时间:2015-01-28 20:40:09

直达楼层
1# 发表于 2014-06-26 09:22:45
各位,我用ise加XPS的方式设计,先在XPS中利用向导生成一个axi接口的ip,接着想修改这个 ip,添加自己写的模块,在顶层声明了component,语法综合实现都没错,但是在xps中生成.bit文件时出错了,大致是不支持我自己写的模块。应该怎么办呢,直接在用户逻辑添加的话很不清楚,我有比较多的模块
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]