BBS首页 » Xilinx » Xilinx » ISE综合时把某个reg变量的位数给截掉了几位，怎么能让它不截掉呢？

版主: 51FPGA

分享到：
共1条 1/1 1   

ISE综合时把某个reg变量的位数给截掉了几位，怎么能让它不截掉呢？

    [您是本帖的第725位阅读者]
站的高尿的远
我是GG
高级会员

最后登陆时间：2015-01-28 20:40:09
直达楼层
1# 发表于 2014-07-08 09:13:42
ISE综合时把某个reg变量的位数给截掉了几位，怎么能让它不截掉呢？
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]