子分类

【Xilinx】

最后发表: 2023-11-09 19:18:55 by Meelin

【Zynq】

最后发表: 2020-03-07 20:44:38 by xbs2023

【开发工具与评估板】

最后发表: 2020-02-27 19:22:39 by xbs2020

【 生态系统与中间件】

最后发表: 2020-03-08 11:19:03 by xbs2023

【活动与其他】

最后发表: 2020-02-27 18:34:33 by xbs2020

【硬件优化】

最后发表: 2022-07-14 17:01:32 by 许林彬

【软件智能】

最后发表: 2020-02-27 19:35:33 by xbs2020

   

Xilinx

标题 RSS订阅 作者 查看/回复 最后发表
使用 Virtex-5 FPGA 器件实现 DDR SDRAM 控制器(中文版) Rancho 2436/3 2018-09-30 14:45:16
by 账号
virtex5 中文手册 GONGCHK 3069/6 2018-09-29 10:41:18
by yaloo2011
【Nexys3】难得的数字电路实验原始工程文件_Lab15_sw2reg.rar 583199723 10975/20 2018-09-29 10:28:47
by yaloo2011
windows xp系统pcie的dma读写无完成中断 lisic 1146/0 2018-09-06 13:24:50
by lisic
关于带PCIE-DMA ip核在windows XP下无法启动 q250891510 2069/1 2018-09-06 11:01:11
by lisic
ISERDESE1的级联使用问题 ponyhk 1186/0 2018-08-17 19:46:30
by ponyhk
求VC707配套 高速AD/DA KKXTT123 1172/0 2018-08-16 08:34:16
by KKXTT123
ML605 电源管理模块出错 xilinx论坛 1390/1 2018-08-13 09:11:56
by xiachongrongdr
求助:K7的JTAG接口下载程序报CRC错误。 wangming169 12502/2 2018-08-13 08:50:17
by xiachongrongdr
Zynq 7020 无法启动 liumiao199012 1212/2 2018-08-13 08:32:21
by xiachongrongdr
专业维修Xilinx FPGA开发板 xiachongrongdr 1769/3 2018-08-13 08:29:30
by xiachongrongdr
vivado综合后DSP消耗为什么一直显示为 0 Big13fish 1380/0 2018-07-25 09:12:57
by Big13fish
怎么改变FPGA向ARM发出的中断方式?默认貌似是高电平触发,想做成上升沿? zhizihua209 1474/2 2018-07-16 22:41:20
by li52551578
想在cpu1上使用pl-ps中断,请问用spi的还是ppi的中断? simonmao8385 5670/2 2018-07-16 22:37:35
by li52551578
关于SDx中硬件加速的问题,求大神帮忙! 幻夜幽莺 1560/0 2018-05-10 09:05:04
by 幻夜幽莺
ZC706 VADJ电压选择问题 kiskydiac 2077/1 2018-05-04 17:18:44
by xiachongrongdr
求一份ZC706开发板的资料 silenceF 1527/2 2018-05-04 17:16:51
by xiachongrongdr
XC7A50T 各bank电压对地电阻不同 cnszdz 1603/1 2018-05-04 16:34:26
by xiachongrongdr
XILINX产品需求供应 liqin666888 2586/2 2018-04-29 11:10:27
by liqin666888
新人报道,请多多关照! 低调cj 928/0 2018-04-16 15:32:32
by 低调cj
xilinx的以太网sgmi,的ip核,自己总是复位,哪位大神遇到过 李大家 1178/0 2018-03-20 21:18:44
by 李大家
用FPGA能产生1nS的脉冲吗? JohnZDeng 1644/0 2018-03-06 16:41:21
by JohnZDeng
请教下Xilinx器件的数据表中如何换算得到D触发器的数量 bucker 1366/0 2018-01-24 18:26:56
by bucker
更改app1052逻辑,读bar0的数据为0xFFFFFFFF huanghuan99999 1523/1 2018-01-06 16:19:59
by huanghuan99999
【求助】debussy编译vivado的ip核报错Actual for formal wea is not a signal zhanyue1 1726/0 2017-12-29 10:37:53
by zhanyue1
DDR3 ip的RTL代码移植,vivado与ise版本是否可直接移植 bobo930805 1896/0 2017-12-26 14:59:08
by bobo930805
spartan 6 输入时钟倍频后接bufpall,综合place&route通不过 cuirukai 1579/1 2017-12-26 11:03:41
by cuirukai
时序 xilinx论坛 1647/1 2017-12-25 11:26:17
by wu662316
AXI quad SPI 使用相关问题 YueBob 5990/2 2017-11-27 12:13:59
by godlgxj
一小批XILINX高端开发板,芯片完好,功能正常,当二手IC卖: stpx 1960/0 2017-11-04 11:30:39
by stpx
FPGA集成电路笔试面试题解答20171012(连载未完) pkk19870806 2616/0 2017-10-17 11:44:51
by pkk19870806
请教verilog中流水线的用途? godjohsn 2736/2 2017-09-30 17:30:27
by godjohsn
请教microblaze连接axi_uartlite的波特率问题 lemonxin 2713/0 2017-09-22 16:58:04
by lemonxin
求教Xilinx SDK数据存文件的问题 zhouhy17 1902/2 2017-09-19 10:23:44
by zhouhy17
Xilinx MPMC NPI接问题 happylander 2068/0 2017-09-03 20:18:36
by happylander
麻烦大家推荐一块FPGA开发板 ty5656ty 1860/0 2017-08-31 08:45:21
by ty5656ty
麻烦问一下 Spartan-6 XC6SLX45-2CSG324可以配置W25Q256FV的flash吗? yy7576 1910/1 2017-08-25 11:40:36
by liqin666888
XILINX SPARTAN6 时钟电平 13240947633 1663/1 2017-08-25 11:38:48
by liqin666888
新手问题请教:iMPACT下载bit文件出现错误 sinckney 1804/0 2017-08-15 15:59:49
by sinckney
请教 wt877676502 1249/0 2017-08-14 17:09:32
by wt877676502
共2308条 3/58 « 1 2 3 4 5 6 7 8 9 10 » ›|