数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 1/12 1 2 3 4 5 6 7 8 9 10 » ›|

数字钟Verilog程序

[您是本帖的第31438位阅读者]

dreamjsc

我是GG: 高级会员

最后登陆时间：2012-06-04 16:42:28

直达楼层
1^# 发表于 2011-08-26 14:43:20

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
——回复可见内容——

关键词：数字 Verilog 程序

大山里的娃儿。

RE: 数字钟Verilog程序

jackwang

我是GG: 管理员

最后登陆时间：2015-01-29 08:45:11

2^# 发表于 2011-08-30 15:06:23

谢楼主~

http://weibo.com/dolphinjetta。

RE: 数字钟Verilog程序

lj569084923

我是GG: 高级会员

最后登陆时间：2015-01-22 13:59:56

3^# 发表于 2011-10-21 11:26:05

谢谢咧，看看

RE: 数字钟Verilog程序

junge20081987

我是GG: 高级会员

最后登陆时间：2014-08-09 11:34:19

4^# 发表于 2011-11-03 15:17:23

学习学习

俊哥。

RE: 数字钟Verilog程序

bulemaryl

我是GG: 高级会员

最后登陆时间：2011-11-19 10:46:17

5^# 发表于 2011-11-19 10:46:37

顶起

RE: 数字钟Verilog程序

lxq0321

我是GG: 高级会员

最后登陆时间：2012-07-09 23:21:45

6^# 发表于 2011-11-30 20:11:26

支持

RE: 数字钟Verilog程序

黑皮

性别保密: 高级会员

最后登陆时间：2013-01-11 18:59:19

7^# 发表于 2012-05-14 18:02:36

非常感谢

RE: 数字钟Verilog程序

winthony

我是GG: 高级会员

最后登陆时间：2014-12-10 11:58:59

8^# 发表于 2012-05-17 21:44:51

数字钟程序好像也是我刚开始学verilog的时候写的第一个程序，还是很有价值的。看看有什么可以学习的

RE: 数字钟Verilog程序

caokang

我是GG: 高级会员

最后登陆时间：2015-01-28 10:04:01

9^# 发表于 2012-05-25 09:37:56

谢谢，楼主！

努力一切皆有可能。

RE: 数字钟Verilog程序

tanyan108

性别保密: 高级会员

最后登陆时间：2012-06-05 22:13:18

10^# 发表于 2012-05-26 14:10:43

谢谢。。

活在2012之后。

共120条 1/12 1 2 3 4 5 6 7 8 9 10 » ›|