Xilinx|
版主: 51FPGA Q & A |
Xilinx
标题  |
作者 | 查看/回复 | 最后发表 |
|---|---|---|---|
| 请教一个FPGA原理图原件库的问题 | lidonglei1 | 2381/7 | 2013-01-25 18:55:44 by HXW718059156 |
| 【Nexys3】难得的数字电路实验原始工程文件_Lab4_hex7seg.rar | 583199723 | 1656/1 | 2013-01-23 15:16:52 by shiranbest |
| ise11.1破解license | gemini820620 | 9321/22 | 2013-01-14 17:28:18 by yantaixu0120 |
| FIR滤波器使用问题 | fenglema | 1486/0 | 2013-01-11 10:59:42 by fenglema |
| Virtex6 时钟管理模块怎么添加？MMCM | fenglema | 1436/0 | 2013-01-11 10:53:44 by fenglema |
| 在线申请！ | guolh | 2356/5 | 2013-01-10 14:24:29 by jw072315 |
| xps_ll_temac license | 502593045 | 1593/2 | 2013-01-08 10:03:38 by 502593045 |
| 关于SDK的debug的问题 | tanyushuang727 | 1349/3 | 2012-12-29 14:00:04 by HXW718059156 |
| (转)有关MATLAB与Modelsim联合仿真 | dreamjsc | 4428/9 | 2012-12-25 12:18:38 by tanglj86 |
| 在EDK里面，如何通过PLB总线对MPMC进行读写？ | tanyushuang727 | 1915/2 | 2012-12-15 11:06:47 by HXW718059156 |
| 请问有对EDK中的MPMC的NPI接口熟悉的吗？ | tanyushuang727 | 1762/1 | 2012-11-21 16:04:49 by HXW718059156 |
| niosii问题 | 夏日星空 | 1426/2 | 2012-11-18 22:45:05 by HXW718059156 |
| 编译出错 | qiuhuncl | 1114/1 | 2012-11-13 14:53:42 by starcool783 |
| 请问用过Spartan6系列的产生的MIG的吗？MIG产生的源代码只能是verilog吗？可以选择VHDL吗？ | tanyushuang727 | 1481/0 | 2012-11-13 14:20:46 by tanyushuang727 |
| Q2 编译问题 | qiuhuncl | 1093/0 | 2012-11-11 18:57:19 by qiuhuncl |
| 有比较详细的介绍Xilinx的IP核的资料吗？求啊！ | HADIST | 1201/2 | 2012-11-11 12:00:30 by HADIST |
| 关于fifo的问题 | qiuhuncl | 1424/7 | 2012-11-10 13:32:03 by qiuhuncl |
| 关于Spartan6中的MicroBlaze软核的使用，总线PLB4.6接口的问题~ | tanyushuang727 | 3712/8 | 2012-11-09 21:14:21 by HXW718059156 |
| 基于FPGA的指纹识别系统设计 | Holyphone | 5129/11 | 2012-11-04 23:10:05 by cszhangdy |
| 时序约束 | bianzhenglan | 3002/2 | 2012-10-25 11:15:56 by zhaohaixv168 |
| 基于FPGA的多功能对讲机通信系统设计 | Holyphone | 3359/6 | 2012-10-11 18:26:30 by HXW718059156 |
| 封装IP核 | zsy5460 | 1221/2 | 2012-10-11 18:15:00 by HXW718059156 |
| 基于verilog的二-十进制转换器（BCD转换器）实现 | dreamjsc | 4314/2 | 2012-10-05 09:18:39 by kobe1941 |
| [分享]几篇FPGA关于信号很好的论文，需要的看下 | dayao67 | 1878/4 | 2012-10-03 06:13:36 by bks1987 |
| Spartan 3E开发板上的ADC程序专帖 | Jason_Zhang | 5270/21 | 2012-09-19 10:06:40 by dxyshuni |
| 网卡指示灯不亮 | 502593045 | 2531/8 | 2012-09-15 13:31:46 by anmko |
| virtex-5 PLL_ADV警告 | gxiaob | 1953/1 | 2012-09-13 16:18:42 by zyz013920 |
| DDR2读数据方式选择 | gxiaob | 1702/4 | 2012-09-12 14:18:35 by 花花1098 |
| ise综合问题 | zhrscut | 1846/2 | 2012-08-31 21:42:54 by HXW718059156 |
| 取得优先权 - 将您的设计尺寸缩小 50% | Rancho | 1366/3 | 2012-08-23 14:36:37 by dai189 |
| FIR compiler 是否可以产生多频率滤波器 | lindajillduan | 1746/2 | 2012-08-23 09:44:41 by lindajillduan |
| 关于verilog中的#的疑问 | 502593045 | 2105/6 | 2012-08-16 17:30:12 by HXW718059156 |
| 关于数字解调的一些问题，求助 | fenglema | 4/0 | 2012-07-31 10:54:15 by fenglema |
| Xilinx ISE Design Suite10.x FPGA开发指南:逻辑设计篇 | gxb2525775 | 1602/0 | 2012-07-30 22:34:05 by gxb2525775 |
| 基于V5的PCI-E数据采集疑问，求解答 | zengmouzm | 2182/7 | 2012-07-19 11:21:53 by 少将师长 |
| Atlys Spartan-6 FPGA 开发板原理图（原厂光盘资料）4 | terryno | 1924/2 | 2012-07-19 11:11:25 by 少将师长 |
| 关于xilinx pci 32bit总线的IP核 | heiyux | 1876/2 | 2012-07-18 10:58:45 by andylcy |
| 采用分区技术的增量设计重用（中文版） | Rancho | 1541/3 | 2012-07-18 10:37:48 by andylcy |
| FPGA设计经验总结 | jianxiawz | 1501/2 | 2012-07-17 23:12:08 by 林枫 |
| 基于FPGA的自动驾驶仪 | woaishuishou | 1543/3 | 2012-07-11 12:55:32 by winthony |