首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
Q2 编译问题
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
Q2 编译问题
[您是本帖的第
1093
位阅读者]
qiuhuncl
我是GG
高级会员
最后登陆时间:
2014-12-06 16:24:53
直达楼层
1
#
发表于
2012-11-11 18:57:19
make : warnning: File 'implementation/clock_generator_0_wrapper.ngc' has modification time 1.6s in the future
make: warning: clock skew detected.your build may be incomplete.
什么问题?
关键词:
编译
问题
自信阳光点好不。
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: