Xilinx|
版主: 51FPGA Q & A |
Xilinx
标题  |
作者 | 查看/回复 | 最后发表 |
|---|---|---|---|
| Data2MEM:47 - Not all BitLanes in ADDRESS_SPACE | abgh668 | 2902/0 | 2015-04-16 00:11:15 by abgh668 |
| 用spartan6实现SATA接口的试种恢复问题 | abgh668 | 1059/0 | 2015-04-16 00:05:11 by abgh668 |
| 如何正确使用FPGA的时钟资源 | abgh668 | 925/0 | 2015-04-16 00:01:11 by abgh668 |
| FPGA工程师手记：FPGA系统设计黄金法则 (转自OFweek电子工程网） | tuozi241 | 1067/0 | 2015-04-12 22:56:42 by tuozi241 |
| V5输入信号怎么会被弄到IODELAY模块里过了一圈呢？ | tuozi241 | 1063/0 | 2015-04-12 22:55:22 by tuozi241 |
| EDK14.4 MicroBlaze如何从Flash启动？ | tuozi241 | 958/0 | 2015-04-12 22:54:40 by tuozi241 |
| （求助）PLL输入时钟抖动，导致PLL不工作 | tuozi241 | 995/0 | 2015-04-12 22:54:01 by tuozi241 |
| 用V7GTH的自驱动能力简化评估链路性能 | tuozi241 | 1136/0 | 2015-04-12 22:53:19 by tuozi241 |
| 如何阻止综合工具综合掉相同的例化模块 | tuozi241 | 933/0 | 2015-04-12 22:52:20 by tuozi241 |
| 【求助】硬件实现协议卸载 | pengrui | 1028/0 | 2015-04-12 21:29:10 by pengrui |
| 一种多芯片串行收发器纠偏方法 | pengrui | 1054/0 | 2015-04-12 21:26:57 by pengrui |
| 图中为XC95144XL，pin_locking capability指的是什么？ | pengrui | 911/0 | 2015-04-12 21:25:29 by pengrui |
| LWIP “Temac error interrupt: Rx fifo over run”，使用V5_TEMAC_IP打印信息报错求助？ | pengrui | 1256/0 | 2015-04-12 21:24:36 by pengrui |
| SFP+光模块接口设计调试优化方法 | pengrui | 1398/0 | 2015-04-12 21:23:55 by pengrui |
| Xilinx专家秘笈分享连载- 1-15 | zxzzy2009 | 1101/0 | 2015-04-12 21:22:43 by zxzzy2009 |
| matlab下使用System generator出现undriven input port? "Error reported by S-function 's | zxzzy2009 | 1842/0 | 2015-04-12 21:21:52 by zxzzy2009 |
| Virtex5系列FPGA上电瞬间IO状态 | zxzzy2009 | 989/0 | 2015-04-12 21:20:57 by zxzzy2009 |
| simulink中打不开SysytemGenerator?返回错误Error evaluating 'OpenFcn' callback of Xilinx S | zxzzy2009 | 2417/0 | 2015-04-12 21:20:17 by zxzzy2009 |
| Xilinx与台积公司宣布：全线量产采用CoWoSTM技术的28nm All Programmable 3D IC系列 | zxzzy2009 | 1069/0 | 2015-04-12 21:19:14 by zxzzy2009 |
| 这儿人多，再发一遍：逻辑和microblaze如何共同使用一片ddr3？ | jackchong | 1016/0 | 2015-04-11 22:45:20 by jackchong |
| 求助：调用除法器IP核 仿真时商和余数波形为高阻态Z，ISE版本10.1，用的ISE自带的仿真软件 | jackchong | 1303/0 | 2015-04-11 22:44:09 by jackchong |
| 代码问题求指教 | jackchong | 1230/0 | 2015-04-11 22:43:15 by jackchong |
| CPU与FPGA接口时序约束请教？ | jackchong | 1183/0 | 2015-04-11 22:38:22 by jackchong |
| FPGA程序下载的问题 | iamacb1 | 1006/0 | 2015-04-11 22:17:20 by iamacb1 |
| AXi Scaler IP 和 video into axi 以及axi to video out IP使用中的一些问题 | iamacb1 | 1046/0 | 2015-04-11 22:16:19 by iamacb1 |
| 拜求指导，Ibert工作正常，工程测试Aurora链路不稳定 | iamacb1 | 1678/0 | 2015-04-11 22:15:17 by iamacb1 |
| xilinx Virtex-4 SelectMAP 接口在低温-5~10℃出现回读错误 | iamacb1 | 1013/0 | 2015-04-11 22:14:35 by iamacb1 |
| 请问如何通过LC2LC光口实现FPGA的远程配置，求解决方案 | iamacb1 | 913/0 | 2015-04-11 22:13:48 by iamacb1 |
| v5 70T 编程相关问题请教 | iamacb1 | 819/0 | 2015-04-11 22:11:09 by iamacb1 |
| Vivado HLS+OpenCV+zedBoard相关问题 | iamacb1 | 1102/0 | 2015-04-11 22:10:16 by iamacb1 |
| ISE中关于时序检查 | SCOFEEL | 1122/0 | 2015-04-11 22:08:47 by SCOFEEL |
| 参照xapp1167.pdf遇到问题求助 | SCOFEEL | 1020/0 | 2015-04-11 22:06:32 by SCOFEEL |
| 关于在ISE14.4中调用modelsim6.5进行功能仿真的问题 | SCOFEEL | 997/0 | 2015-04-11 22:05:29 by SCOFEEL |
| virtex5 GTX IP核仿真问题 | SCOFEEL | 1129/0 | 2015-04-11 22:03:41 by SCOFEEL |
| FPGA控制求助 | SCOFEEL | 865/0 | 2015-04-11 22:03:00 by SCOFEEL |
| 求助有关双口ram的一个问题 | 09121981 | 1005/0 | 2015-04-10 22:21:49 by 09121981 |
| 实现SMPTE2022-56 SDI OVER IP Receiver遇到的问题，急！ | 09121981 | 952/0 | 2015-04-10 22:21:09 by 09121981 |
| FPGA加密SATA IP设计和应用 | 09121981 | 1250/0 | 2015-04-10 22:16:05 by 09121981 |
| 输入V5 IO管脚的信号电平与该 IO BANK vcco电平不匹配的问题 | 09121981 | 1179/0 | 2015-04-10 22:13:38 by 09121981 |
| 关于同系列不同型号芯片的程序移植 | 09121981 | 831/0 | 2015-04-10 22:11:48 by 09121981 |