首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
如何正确使用FPGA的时钟资源
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
如何正确使用FPGA的时钟资源
[您是本帖的第
806
位阅读者]
abgh668
我是MM
高级会员
最后登陆时间:
2015-01-13 22:13:10
直达楼层
1
#
发表于
2015-04-16 00:01:11
导读: 把握DCM、PLL、PMCD和MMCM知识是稳健可靠的时钟设计策略的基础。赛灵思在其FPGA中提供了丰富的时钟资源,大多数设计人员在他们的FPGA设计中或多或少都会用到。不过对FPGA设计新手来说,什么时候用DCM、PLL、PMCD和MMCM四大类型中的哪一种,让他们颇为困惑
详情了解, 请进入:
http://ee.ofweek.com/2013-07/ART-11000-2814-28704556.html
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: