芯片：XC5VLX110T, TMS320DM6467

系统连接：采用FPGA+DSP构架，通过VPIF及GPIO使二者相连，二者分别供电

问题描述：FPGA_3.3V比DSP_3.3V来得早，在FPGA_3.3V上电瞬间，FPGA与DSP想连的3.3V IO管脚处于什么样的状态？会不会将3.3V倒灌到DSP中，使DSP_3.3V提前有了一定的幅值？

多谢您的回答！