版主: 51FPGA

分享到:
共1条 1/1 1   

用spartan6实现SATA接口的试种恢复问题

    [您是本帖的第929位阅读者]
abgh668
我是MM
高级会员

最后登陆时间:2015-01-13 22:13:10

直达楼层
1# 发表于 2015-04-16 00:05:11

小弟最近在使用spartan6来实现SATA接口,一直调试不通,下位机送给PC的信号PC时认时不认,GTP核的近端环回都没问题,直接用SATA线远端环回也没问题,但中间接入sata分析仪后,环回就不对了,个人判断是时钟问题,也一直没看到clock correction,遂请教有做过的大侠,我该如何设clock correction相关参数?clock bondding又如何设置?

    非常感谢!!

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]