版主: 51FPGA |
abgh668
最后登陆时间:2015-01-13 22:13:10 |
小弟最近在使用spartan6来实现SATA接口,一直调试不通,下位机送给PC的信号PC时认时不认,GTP核的近端环回都没问题,直接用SATA线远端环回也没问题,但中间接入sata分析仪后,环回就不对了,个人判断是时钟问题,也一直没看到clock correction,遂请教有做过的大侠,我该如何设clock correction相关参数?clock bondding又如何设置? 非常感谢!! |
共1条 1/1 1 |