首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
(求助)PLL输入时钟抖动,导致PLL不工作
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
(求助)PLL输入时钟抖动,导致PLL不工作
[您是本帖的第
897
位阅读者]
tuozi241
我是MM
高级会员
最后登陆时间:
2015-01-26 13:01:49
直达楼层
1
#
发表于
2015-04-12 22:54:01
在一个项目中,FPGA用来接收图像处理器的时钟和图像时序信号,时钟信号时74Mhz,但是每次在处理器
进行在线调试时,会产生短暂的时钟信号紊乱,会导致FPGA中的PLL不能继续工作,有没有好的方法,可是
使处理器进行在线调试时,不用再手动复位FPGA,请不吝赐教。
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: