如何阻止综合工具综合掉相同的例化模块

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 如何阻止综合工具综合掉相同的例化模块

版主: 51FPGA

分享到：

共1条 1/1 1

如何阻止综合工具综合掉相同的例化模块

[您是本帖的第804位阅读者]

tuozi241

我是MM: 高级会员

最后登陆时间：2015-01-26 13:01:49

直达楼层
1^# 发表于 2015-04-12 22:52:20

在设计一个简单的加法器，在顶层模块例化了三个相同的模块，想比较三个模块计算的结果是否一样，但是在综合的时候，总是提示“ instances <add1>, <add2> of unit <ADD> are equivalent, second instance is removed”，请问怎么才能不让综合器综合掉相同的例化模块呢？

回复
回复本帖

共1条 1/1 1