数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 4/12 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

RE: 数字钟Verilog程序

团长前人

我是GG: 高级会员

最后登陆时间：2013-03-31 15:15:51

31^# 发表于 2013-03-31 15:16:23

谢谢楼主，想学习下

RE: 数字钟Verilog程序

gyw15842404359

性别保密: 高级会员

最后登陆时间：2013-03-31 21:30:39

32^# 发表于 2013-03-31 21:34:06

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

想看看程序~

RE: 数字钟Verilog程序

ybjin0418

我是GG: 高级会员

最后登陆时间：2014-12-11 11:35:53

33^# 发表于 2013-04-01 06:24:11

想看看校表功能。

金印彬。

RE: 数字钟Verilog程序

wu风有浪

我是GG: 高级会员

最后登陆时间：2014-05-29 22:24:53

34^# 发表于 2013-04-02 14:58:24

很好，谢了楼主

不气馁，有召唤，爱自由。

RE: 数字钟Verilog程序

xiacf88

我是GG: 高级会员

最后登陆时间：2015-01-23 16:21:14

35^# 发表于 2013-04-08 12:25:16

看看

xiacf88。

RE: 数字钟Verilog程序

linkangbao98

我是GG: 高级会员

最后登陆时间：2014-03-22 23:57:55

36^# 发表于 2013-04-08 12:59:25

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

挺好的

RE: 数字钟Verilog程序

haitao2000s

我是GG: 高级会员

最后登陆时间：2015-01-27 19:20:13

37^# 发表于 2013-04-08 13:08:45

回复看看，谢谢

RE: 数字钟Verilog程序

aazzxx478

我是GG: 高级会员

最后登陆时间：2013-04-10 10:30:43

38^# 发表于 2013-04-10 10:31:02

gfdgfdgdgdfgfdgfdgfdgfd

RE: 数字钟Verilog程序

adoria

我是MM: 高级会员

最后登陆时间：2013-05-20 13:03:31

39^# 发表于 2013-05-18 19:42:11

多谢楼主

RE: 数字钟Verilog程序

zhangkakaaaa

我是GG: 高级会员

最后登陆时间：2013-05-20 10:10:24

40^# 发表于 2013-05-20 10:12:38

dss

共120条 4/12 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|