数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 10/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

RE: 数字钟Verilog程序

xiuml

我是GG: 高级会员

最后登陆时间：2018-01-12 17:43:35

91^# 发表于 2018-01-12 17:27:31

fine，thanks！

RE: 数字钟Verilog程序

windbreeze

我是GG: 高级会员

最后登陆时间：2018-02-03 12:37:14

92^# 发表于 2018-02-03 12:20:41

谢谢楼主

RE: 数字钟Verilog程序

nana96

我是GG: 高级会员

最后登陆时间：2016-09-11 11:49:08

93^# 发表于 2018-05-06 17:07:32

verilog的时候写的第一个程序，还是很有价值

RE: 数字钟Verilog程序

zuonietaishen

我是MM: 高级会员

最后登陆时间：2018-07-04 10:27:23

94^# 发表于 2018-07-04 09:58:03

谢谢！

RE: 数字钟Verilog程序

foxfoxes

我是GG: 高级会员

最后登陆时间：2018-08-17 09:27:08

95^# 发表于 2018-08-17 09:00:40

??????????????????

RE: 数字钟Verilog程序

NHQLEARNER

我是GG: 高级会员

最后登陆时间：2018-08-22 12:25:00

96^# 发表于 2018-08-22 11:51:05

谢谢

RE: 数字钟Verilog程序

NHQLEARNER

我是GG: 高级会员

最后登陆时间：2018-08-22 12:25:00

97^# 发表于 2018-08-30 18:51:57

RE: 数字钟Verilog程序

NHQLEARNER

我是GG: 高级会员

最后登陆时间：2018-08-22 12:25:00

98^# 发表于 2018-09-08 08:43:31

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

谢谢，66

RE: 数字钟Verilog程序

fusion318

我是GG: 高级会员

最后登陆时间：2018-09-16 20:16:48

99^# 发表于 2018-09-16 19:40:30

学习。

RE: 数字钟Verilog程序

LHshattered

我是GG: 高级会员

最后登陆时间：2018-10-06 10:43:50

100^# 发表于 2018-10-06 10:05:31

多谢楼主

共120条 10/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »