数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 11/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »

RE: 数字钟Verilog程序

小浪鱼

我是GG: 高级会员

最后登陆时间：2018-10-06 13:37:47

101^# 发表于 2018-10-06 12:59:58

谢谢

RE: 数字钟Verilog程序

l660587

我是GG: 高级会员

最后登陆时间：2018-10-20 13:50:36

102^# 发表于 2018-10-20 13:13:30

多谢

RE: 数字钟Verilog程序

钟山翼

我是GG: 高级会员

最后登陆时间：2019-04-30 19:33:49

103^# 发表于 2019-04-30 20:23:16

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

down

RE: 数字钟Verilog程序

18839120574

我是MM: 高级会员

最后登陆时间：2019-08-10 10:13:41

104^# 发表于 2019-08-10 10:06:41

谢谢

RE: 数字钟Verilog程序

我明月心123

我是GG: 高级会员

最后登陆时间：2019-10-01 21:33:36

105^# 发表于 2019-10-01 21:29:28

怎么没有VHDL的呢

RE: 数字钟Verilog程序

yuanqidefeng

我是GG: 高级会员

最后登陆时间：2019-10-11 17:43:58

106^# 发表于 2019-10-11 17:25:26

谢楼主

RE: 数字钟Verilog程序

王昭君

我是GG: 高级会员

最后登陆时间：2019-10-13 10:52:08

107^# 发表于 2019-10-13 10:29:50

谢谢楼主

RE: 数字钟Verilog程序

xiaolangli

性别保密: 高级会员

最后登陆时间：2019-11-29 09:51:05

108^# 发表于 2019-11-29 09:48:41

看看

RE: 数字钟Verilog程序

yuemingyuan66

我是GG: 高级会员

最后登陆时间：2020-01-06 11:20:32

109^# 发表于 2020-01-06 11:07:07

谢谢学习一下

RE: 数字钟Verilog程序

zhaiyu64979780

我是GG: 高级会员

最后登陆时间：2020-05-11 10:50:23

110^# 发表于 2020-05-11 21:22:57

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

随便看看，随便学习一下

共120条 11/12 |‹ « 3 4 5 6 7 8 9 10 11 12 »