数字钟Verilog程序

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 数字钟Verilog程序

版主: 51FPGA

分享到：

共120条 12/12 |‹ « 3 4 5 6 7 8 9 10 11 12

RE: 数字钟Verilog程序

Benshen

我是GG: 高级会员

最后登陆时间：2020-05-13 22:45:17

111^# 发表于 2020-05-13 22:07:00

好资料

RE: 数字钟Verilog程序

JLU1li

性别保密: 高级会员

最后登陆时间：2021-05-27 11:12:23

112^# 发表于 2021-05-27 10:22:46

学习顶顶

RE: 数字钟Verilog程序

奇偶兔

性别保密: 高级会员

最后登陆时间：2021-10-19 15:44:55

113^# 发表于 2021-10-19 16:06:28

多谢楼主

RE: 数字钟Verilog程序

buptldk

我是GG: 高级会员

最后登陆时间：2022-03-03 10:03:27

114^# 发表于 2022-03-03 09:53:23

支持

RE: 数字钟Verilog程序

15651807800

我是GG: 高级会员

最后登陆时间：2022-08-27 19:32:56

115^# 发表于 2022-08-27 19:08:00

谢谢

RE: 数字钟Verilog程序

weiyuhao

我是GG: 高级会员

最后登陆时间：2022-11-15 14:07:42

116^# 发表于 2022-11-15 14:50:59

谢谢楼主

RE: 数字钟Verilog程序

15651807800

我是GG: 高级会员

最后登陆时间：2022-08-27 19:32:56

117^# 发表于 2022-11-29 21:38:12

dreamjsc的原帖

下面是数字钟的要求，大牛们就不用看这种入门级的程序了，适合于FPGA或Verilog的初学者！

数字钟

要求：

1．输入10HZ的时钟；（提示：对已有kHz频率时钟进行分频）

2．能显示时、分、秒，24小时制；

4．时和分有校正功能；即能修改时、分的值。

5．可以整点报时，喇叭响两秒；

6．可设定夜间某个时段不报时；

注意：硬件资源的节约，否则器件内资源会枯竭。

包括：设计方案，verilog程序与仿真结果

下面是程序，回复可见！
[hid]
DigitalWatch.rar
[/hid]

interesting

RE: 数字钟Verilog程序

boclandc

性别保密: 高级会员

最后登陆时间：2023-01-14 11:44:23

118^# 发表于 2023-01-14 13:30:11

学习学习

RE: 数字钟Verilog程序

LLi888

我是MM: 高级会员

最后登陆时间：2023-04-17 23:14:31

119^# 发表于 2023-04-17 22:46:51

谢谢楼主

RE: 数字钟Verilog程序

shanshijie

我是GG: 高级会员

最后登陆时间：2023-04-23 14:35:45

120^# 发表于 2023-04-23 14:11:51

感谢

共120条 12/12 |‹ « 3 4 5 6 7 8 9 10 11 12