版主: 51FPGA |
becoll
最后登陆时间:2013-07-26 21:02:47 |
|
酒舞至尊。 |
|
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
对于时钟我一般是这么用的,时钟输入进来后先过一个DCM,即使没有倍频分频,可可以整形。然后再接给系统中的各个模块做时钟。 |
哥研究的不是寂寞,是DPD。 |
|
becoll
最后登陆时间:2013-07-26 21:02:47 |
Jason_Zhang的原帖 对于时钟我一般是这么用的,时钟输入进来后先过一个DCM,即使没有倍频分频,可可以整形。然后再接给系统中的各个模块做时钟。 这是使用synplify pro 综合报的错: |
酒舞至尊。 |
|
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
这样子应该清楚了吧:
clk100 ---> DCM ---> component |
哥研究的不是寂寞,是DPD。 |
|
becoll
最后登陆时间:2013-07-26 21:02:47 |
非常感谢! 问题已经解决,原因是我的一个子模块中调用了个DCM,我把它移到顶层模块后就好了~ |
酒舞至尊。 |
|
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
|
哥研究的不是寂寞,是DPD。 |
|
jackwang
最后登陆时间:2015-01-29 08:45:11 |
今天的问题解决的真够快的啊 |
EEPW网站管理咨询QQ:494519796。 |
|
xie0jing0
最后登陆时间:2014-11-14 00:56:50 |
我也遇到这个问题了。
在有问题的模块中,将时钟经过一个BUFG就可以了,可以避免大段的修改程序
|
becoll
最后登陆时间:2013-07-26 21:02:47 |
xie0jing0的原帖 我也遇到这个问题了。 在有问题的模块中,将时钟经过一个BUFG就可以了,可以避免大段的修改程序 请问手动加BUFG该怎么加啊?我以前看别人在原理图中可以直接调用一个BUFG模块,但不知道用代码的方式该如何加? |
酒舞至尊。 |
|
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
可以的,BUFG是一个原语,直接调用即可
|
My Email : zldpublic@gmail.com。 |
|