求综合错误原因

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 求综合错误原因

版主: 51FPGA

分享到：

共4条 1/1 1

求综合错误原因

[您是本帖的第4548位阅读者]

becoll

我是GG: 高级会员

最后登陆时间：2013-07-26 21:02:47

直达楼层
1^# 发表于 2010-04-04 16:42:11

用ISE综合时报如下错误：
Port <clk100> has illegal connections. This port is connected to an input buffer and other components
clk100是我用的系统时钟，作为输入，当然要接input buffer，然而我的工程有很多子模块，当然也要将clk100连到各个component，报这个错究竟是啥意思呢？

关键词：综合错误原因

酒舞至尊。

RE: 求综合错误原因

becoll

我是GG: 高级会员

最后登陆时间：2013-07-26 21:02:47

2^# 发表于 2010-04-04 17:04:40

Jason_Zhang的原帖

对于时钟我一般是这么用的，时钟输入进来后先过一个DCM，即使没有倍频分频，可可以整形。然后再接给系统中的各个模块做时钟。

我觉得你可以把input buffer的输入接给各个component试试看

这是使用synplify pro 综合报的错：
Port 'clk100' on Chip 'cpu' drives 1 PAD loads and 398 non PAD loads
“把input buffer的输入接给各个component试试看”这是什么意思呢？
是不是应将系统时钟输入给DCM，然后用DCM的输出去驱动各个component？

酒舞至尊。

RE: 求综合错误原因

becoll

我是GG: 高级会员

最后登陆时间：2013-07-26 21:02:47

3^# 发表于 2010-04-04 18:37:03

Jason_Zhang的原帖
这样子应该清楚了吧：
clk100 ---> DCM ---> component

非常感谢！
问题已经解决，原因是我的一个子模块中调用了个DCM，我把它移到顶层模块后就好了~

酒舞至尊。

RE: 求综合错误原因

becoll

我是GG: 高级会员

最后登陆时间：2013-07-26 21:02:47

4^# 发表于 2010-06-02 08:34:06

xie0jing0的原帖
我也遇到这个问题了。在有问题的模块中，将时钟经过一个BUFG就可以了，可以避免大段的修改程序

请问手动加BUFG该怎么加啊？我以前看别人在原理图中可以直接调用一个BUFG模块，但不知道用代码的方式该如何加？

酒舞至尊。

共4条 1/1 1