请教一下关于xilinx fir compiler中差分输出的问题

在使用xilinx ip core的fir compiler生成滤波器时，
是否可以将单路输出直接设置成为I , Q 两路的差分输出呢？

如果可以，告诉我一写简单的流程，应该怎么设置呢~

或者是要我具体的编程才能够实现呢？

CTC集团  提供xilinx 工业级，军工级fpga 如： 

XQ4VLX25-10SF363M  XQ4VLX60-10FF668M XQ4VFX60-10EF672M  XQ5VFX70T-1EF1136M  XQV300-4BG352N  XQ18V04VQ44N  XQF32PVO48M XQ7A200T-1RB676M XQ7K325T-1RF900M  XQ7K410T-1RF900M  XQVR300-4CB228V  XQR17V16CC44V XQF32PVOG48M  XQR2V3000-4CG717V  XQ5VSX55-10FF1148M  XC6VLX130T-1FFG784I   XQ2V1000-4FG456N XQV300-4BG432N  XQ2V1000-4BG575N   XQV600-4BG432N XQ7A200T-1RB676M  ，XQ7K325T-1RF900M ，XQ7K410T-1RF900M 

赵 明
 
CTC MICRO DEVICES CO.,LIMITED 
TEL : +86-755-8202 4150
Fax : +86-755-8826 5575
Cell:  (0)136 4561 8282 
QQ:2417922599
Email :sales7@ctc-ic.com

www.ctc-ic.com