版主: 51FPGA |
himalaya0604
![]()
最后登陆时间:2015-01-13 22:04:08 |
请教一下关于xilinx fir compiler中差分输出的问题
在使用xilinx ip core的fir compiler生成滤波器时, 是否可以将单路输出直接设置成为I , Q 两路的差分输出呢? 如果可以,告诉我一写简单的流程,应该怎么设置呢~ 或者是要我具体的编程才能够实现呢? |
共1条 1/1 1 |