BBS首页 » Xilinx » Xilinx » 求助各位大侠Xilinx FIFO Generator如何配置？

版主: 51FPGA

分享到：
共1条 1/1 1   

求助各位大侠Xilinx FIFO Generator如何配置？

    [您是本帖的第1475位阅读者]
toeflsieasy
我是MM
高级会员

最后登陆时间：2015-01-13 22:10:25
直达楼层
1# 发表于 2015-08-05 23:30:53
以10KHz的时钟写数据，写满256个数据后，关闭写使能信号，同时开启读使能信号。以50MHz的时钟读出写入的256个数据。应该怎样配置FIFO Generator？谢谢各位。
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]