Xilinx|
版主: 51FPGA |
a7200t与PowerPC3041的srio通信的问题
[您是本帖的第6219位阅读者]|
xilinx论坛
最后登陆时间：2015-03-19 10:58:07 |
软件版本是ise14.7，采用的是4x，2.5G的速率，FPGA将收到的数据进行算法处理，当算法时钟比较低的时候，能够正常通信，当算法时钟速率高时，PowerPC发送压力测试数据，会出现一段时间后，PowerPC无法发送数据的现象，这时通过观察chipscope我们发现，treq_rdy一直是高，通过PowerPC侧的错误代码发现是： Output port has received a packet retry control symbol and cannot make forward progress. This bit is set when bit 13 is set and cleared when a packet-accepted or packet-not-accepted control symbol is received.
|
| 共1条 1/1 1 |