关于XILINX芯片IO管脚的上拉电阻的疑问

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 关于XILINX芯片IO管脚的上拉电阻的疑问

版主: 51FPGA

分享到：

共4条 1/1 1

关于XILINX芯片IO管脚的上拉电阻的疑问

[您是本帖的第4341位阅读者]

tanyushuang727

我是MM: 高级会员

最后登陆时间：2012-12-14 10:41:11

直达楼层
1^# 发表于 2010-11-11 13:17:42

XILINX的每个IO脚都有一个可选的可配上拉电阻功能，现在我在配置文件的UCF里使用了这个上拉电阻：
语法如下：
NET"I_key_data" LOC = "C11" |IOSTANDARD = LVCMOS33 |pullup ;
但是，我现在不清楚的就是这个上拉电阻的阻值是多少呢？
查找了资料，也没有交代这个阻值是多少呢？

关键词：关于 XILINX 芯片管脚电阻疑问

新来的，请多关照~。

RE: 关于XILINX芯片IO管脚的上拉电阻的疑问

pfox

我是GG: 高级会员

最后登陆时间：2014-06-16 16:09:27

2^# 发表于 2010-11-11 13:31:39

我推算出来是2K。
有份资料说，如果配置时使用内部上拉，外部需要加560欧姆电阻下拉才能拉到低电平。

RE: 关于XILINX芯片IO管脚的上拉电阻的疑问

tanyushuang727

我是MM: 高级会员

最后登陆时间：2012-12-14 10:41:11

3^# 发表于 2010-11-11 13:48:29

啊，谢谢楼上的回答~
但是，在哪里能找到确切的数据呢？

新来的，请多关照~。

RE: 关于XILINX芯片IO管脚的上拉电阻的疑问

Jason_Zhang

我是GG: 高级会员

最后登陆时间：2015-01-20 09:30:43

4^# 发表于 2010-11-11 14:30:26

如果在IObank的手册里没写的话，那就真不知道了。pullup的驱动能力会强些，只要不是太重的负载，一般都够用了

My Email : zldpublic@gmail.com。

共4条 1/1 1