版主: 51FPGA

分享到:
共2条 1/1 1   

关于XILINX芯片IO管脚的上拉电阻的疑问

    [您是本帖的第4249位阅读者]
tanyushuang727
我是MM
高级会员

最后登陆时间:2012-12-14 10:41:11

直达楼层
1# 发表于 2010-11-11 13:17:42

XILINX的每个IO脚都有一个可选的可配上拉电阻功能,现在我在配置文件的UCF里使用了这个上拉电阻:
语法如下:
NET"I_key_data"        LOC = "C11"          |IOSTANDARD = LVCMOS33 |pullup ;
但是,我现在不清楚的就是这个上拉电阻的阻值是多少呢?
查找了资料,也没有交代这个阻值是多少呢?




关键词:关于    XILINX    芯片    管脚    电阻    疑问    

新来的,请多关照~。

RE: 关于XILINX芯片IO管脚的上拉电阻的疑问

tanyushuang727
我是MM
高级会员

最后登陆时间:2012-12-14 10:41:11

2# 发表于 2010-11-11 13:48:29

啊,谢谢楼上的回答~
但是,在哪里能找到确切的数据呢?


新来的,请多关照~。

共2条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]