首 页
高端访谈
焦点新闻
技术文章
参考设计
Steve专栏
Ally专栏
设计经验
业话
Xilinx Wiki
推荐视频
培训
资源
论坛
分类
Xilinx
Xilinx
Zynq
开发工具与评估板
生态系统与中间件
活动与其他
硬件优化
软件智能
BBS首页
»
Xilinx
»
Xilinx
»
利用 2.1i 版软件约束 Virtex 设计
版主: 51FPGA
分享到:
帖子主题
发帖人
共1条 1/1
1
利用 2.1i 版软件约束 Virtex 设计
[您是本帖的第
1534
位阅读者]
Rancho
我是GG
高级会员
最后登陆时间:
2015-01-14 09:17:39
直达楼层
1
#
发表于
2012-06-19 11:28:54
2.1i 软件包含有对迹线、时序分析器、布局规划器、约束编辑器和其它实现工具的改进,从而帮助简化了 Virtex™ 器件的设计步骤。 本文专门描述了利用 2.1i 实现工具约束 Virtex 设计所需的简单步骤。 其中说明了如何使用 CLKDLL 约束 Virtex,并分析了时序分析器中新的报告窗口。
xapp400.pdf
关键词:
利用
软件
约束
Virtex
设计
Rancho。
回复
回复本帖
共1条 1/1
1
快速回复主题
用户名:
匿名不能发帖!请先 [
登陆
注册
]
标题:
内容: