本应用指南介绍了在 Virtex™-4 器件中，利用直接时钟控制技术实现 DDR2 SDRAM 物理层设计。 直接时钟控制技术利用了 Virtex-4 系列所独有的某些架构特性，例如每个 I/O 模块 (IOB) 中均具备一个 64 Tap 绝对延迟线。

xapp701.pdf


关键词：利用    直接    时钟    控制    技术    实现    SDRAM    物