版主: 51FPGA

分享到:
共1条 1/1 1   

基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧

    [您是本帖的第1125位阅读者]
Rancho
我是GG
高级会员

最后登陆时间:2015-01-14 09:17:39

直达楼层
1# 发表于 2012-05-09 18:40:06

本技术文档详细介绍了在针对电信应用的 Virtex™ 和 Spartan™ FPGA 内实现的数字 PLL 的设计方案。对 PLL 的性能和回路稳定性进行了评估。

xapp868.pdf




关键词:基于    直接    数字    综合    时钟    数据恢复    设计    技巧    

Rancho。

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]