Xilinx|
版主: 51FPGA |
使用 XC9500 时序模型
[您是本帖的第1106位阅读者]|
Rancho
最后登陆时间：2015-01-14 09:17:39 |
本应用指南介绍了如何使用 XC9500™ 时序模型。 所有 XC9500 CPLD 均采用统一的结构和相同的时序模型，易于使用和理解。 要决定具体时序的细节，用户仅需将相关的路径与架构图比较，然后使用这里给出的时序模型执行增加的时间延迟的简单加法。 关键词：使用 XC9500 时序 模型 |
 Rancho。
此贴由Rancho于2012-05-08 19:04:56最后编辑
|
|
| 共1条 1/1 1 |