BBS首页 » Xilinx » Xilinx » 使用 XC9500XL CPLD 进行设计

版主: 51FPGA

分享到：
共1条 1/1 1   

使用 XC9500XL CPLD 进行设计

    [您是本帖的第1025位阅读者]
Rancho
我是GG
高级会员

最后登陆时间：2015-01-14 09:17:39
直达楼层
1# 发表于 2012-05-07 19:26:47

本应用指南有助于设计人员从 XC9500XL™ CPLD 获得最佳结果。 包含的内容是相关主题的实用细节，如管脚移植、时序、混合式电压接口、功耗管理、PCB 布局、高速考虑因素和 JTAG 最优惯例。


xapp112.pdf




关键词：使用    XC9500XL    进行    设计    

Rancho。

此贴由Rancho于2012-05-08 19:49:22最后编辑
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]