Xilinx|
版主: 51FPGA |
利用 Verilog 来创建 CPLD 设计
[您是本帖的第1136位阅读者]|
Rancho
最后登陆时间：2015-01-14 09:17:39 |
本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。 提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。 还提供了同步逻辑电路实例，如计数器和状态机。 关键词：利用 Verilog 创建 设计 |
 Rancho。
此贴由Rancho于2012-05-08 19:45:22最后编辑
|
|
| 共1条 1/1 1 |