多通道的xilinx fir ip core 的设计问题

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 多通道的xilinx fir ip core 的设计问题

版主: 51FPGA

分享到：

共3条 1/1 1

多通道的xilinx fir ip core 的设计问题

[您是本帖的第2963位阅读者]

只为吸引你

我是GG: 高级会员

最后登陆时间：2011-10-09 20:36:15

直达楼层
1^# 发表于 2011-09-02 11:14:02

各位大侠们，小弟一事不明。特来请教。
还望各位知无不言。
我在弄个fir compiler 的ip core 。我在看它的datasheet，上面有个多通道。
我不明白这个所谓的“多通道”设计，是设计那种滤波器组时用的，还是设计多个滤波器时用的。
还是两个设计，都能用啊？

另外，我用的fir compiler 是ise 12.1版本的5.0版。

关键词：通道 xilinx 设计问题