版主: 51FPGA |
Jason_Zhang
最后登陆时间:2015-01-20 09:30:43 |
只为吸引你的原帖 我烧了你的程序,频率太高,有20几M。那个amp最大就能到10M。我给加了个分频。分到了8.+M。烧上还是不行,amp 放大输出,总是一个高电平。可能是那个放大的增益时序那,没弄好。觉得那个sck太繁琐了。我就还是改的我的那个程序。当然也是很繁琐,不过好在现在看见曙光了。呵呵 是否正确,用示波器或逻辑分析仪捕获一下不就知道时序是什么样的了嘛 |
My Email : zldpublic@gmail.com。 |
|
sunyuan1125
最后登陆时间:2012-02-09 10:26:02 |
zhichi yixia |
wjx197733
最后登陆时间:2014-02-08 21:45:34 |
俺也来学习一下
|
cainiaozwj
最后登陆时间:2014-08-31 21:13:33 |
代码注释。。。。。。。。
|
好好科研。 |
|
minisnowy
最后登陆时间:2014-05-19 20:26:32 |
第一次就开始做这个,不知道如何下手 |
jxlannie
最后登陆时间:2012-05-29 15:37:25 |
最近为了毕业设计也在看这些,支持一下,有可能的话想加楼主好友一下,方便以后有问题可以请教~
|
Tomorrow is another day!。 |
|
minisnowy
最后登陆时间:2014-05-19 20:26:32 |
刚刚用ISE仿真了下,显示Cur_State为多驱动,综合出现错误,这是什么原因呢 |
gstuo2012
最后登陆时间:2012-06-27 10:49:12 |
想参考一下你的程序,谢谢呀
|
gstuo2012
最后登陆时间:2012-06-27 10:49:12 |
|
zhougongming
最后登陆时间:2012-07-24 01:08:46 |
最后的问题解决了吗? |