如何连接待测试模块的内部信号到ILA观察？

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 如何连接待测试模块的内部信号到ILA观察？

版主: 51FPGA

分享到：

共11条 2/2 « 1 2

RE: 如何连接待测试模块的内部信号到ILA观察？

Jason_Zhang

我是GG: 高级会员

最后登陆时间：2015-01-20 09:30:43

11^# 发表于 2010-05-07 21:07:53

Jason_Zhang的原帖

在ChipScope Pro Analyzer中，File ---> save，保存为cpj格式就可以了

becoll的原帖
多谢啊！受核插入法的影响，头脑没转过弯来，呵呵！

不必客气。明白就好，呵呵

My Email : zldpublic@gmail.com。

共11条 2/2 « 1 2