版主: 51FPGA

分享到:
共3条 1/1 1   

关於 Chipscope Pro

    [您是本帖的第1909位阅读者]
citystud
我是MM
高级会员

最后登陆时间:2010-04-13 11:33:15

直达楼层
1# 发表于 2010-03-10 15:29:31
http://img192.imagevenue.com/img.php?image=98254_span_122_995lo.JPG

我想问 我的top module 没有显示它的子module, 有办法可以显示吗,
想问 要trigger
parameter state_one =1,  state_two =2, state_three =3;
在chipscope 内 trigger /data signal, stateffd1 stateffd2 是代表他们吗?
还有想问
有一些signal 没有显示在左下方, 有办法可以显示吗,还是没有更新 呢,
如果要更新, 要怎办?

谢谢 帮忙~~


关键词:关於    Chipscope    

RE: 关於 Chipscope Pro

becoll
我是GG
高级会员

最后登陆时间:2013-07-26 21:02:47

2# 发表于 2010-03-11 17:03:34

确实有些信号是没法显示的,应该是被综合掉了,貌似可以通过在代码中加综合属性的方法可以解决,如syn-keep、syn_preserve等可以防止需要的信号被综合掉,我也不太会用,你查下资料


酒舞至尊。

RE: 关於 Chipscope Pro

becoll
我是GG
高级会员

最后登陆时间:2013-07-26 21:02:47

3# 发表于 2010-03-11 17:07:48
另外综合前最好把keep hierarchy属性选上,这样在chipscope中信号名的可读性会强些。

酒舞至尊。

共3条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]