Xilinx|
版主: 51FPGA |
ISE14.7 原理图设计 6-2LUT 设置初值 信号被优化
[您是本帖的第7497位阅读者]|
zhaoyang11
最后登陆时间：2016-05-03 10:03:54 |
使用ISE14.7原理图模式做设计，选择6LUT，当初值设为类似ACACACACCACACACA这样两个字重复的形式时，信号总被优化掉，原因应该时综合器认为这样的逻辑重复，给裁剪掉了，当改变初值任意一个字，打破对称重复的形式时，就可保留住，为什么，我的设计中需要上述对称重复的初值，保留所有信号，有没有办法让综合器不优化这一步。谢谢！！
|
| 共1条 1/1 1 |