Xilinx|
版主: 51FPGA |
Xilinx EDK生成BIT流不报错，但无法导入SDK
[您是本帖的第1637位阅读者]|
dgsds浩
最后登陆时间：2015-10-12 18:33:57 |
Xilinx 初学者，生成网表成功，在生成BIT流的过程中不会报错，结果就是上图那个样子，在文件夹里面也找不到.bit文件，这个问题该怎么解决，求大神能够帮助一下，谢谢！ |
|
此帖由dgsds浩于2015-11-10 09:55:38最后编辑
|
|
| 共1条 1/1 1 |