BBS首页 » Xilinx » Xilinx » xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束

版主: 51FPGA

分享到：
共1条 1/1 1   

xilinx 的BUFG 在综合和布局布线的时候如何正确添加约束

    [您是本帖的第2336位阅读者]
100201452
我是MM
高级会员

最后登陆时间：2015-01-13 22:06:31
直达楼层
1# 发表于 2015-08-02 20:46:52
在设计中插入BUGMUX 和BUFG 仿真跑过了，在用synplify综合的时候报了如下警告：
 
网上很少syn_clock_priority这个参数，而且也写的很粗略，不知道怎么用，求指导

在做bit文件的时候要在UCF中添加约束，官方文档说明如下：
 但是 “#”到底怎么写也没有告知，请前辈来个例子；

以上，谢谢~
共1条 1/1 1   
快速回复主题
  • 匿名不能发帖！请先 [ 登陆 注册 ]