xilinx fifo ip核 empty信号出错求指导

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » xilinx fifo ip核 empty信号出错求指导

版主: 51FPGA

分享到：

共1条 1/1 1

xilinx fifo ip核 empty信号出错求指导

[您是本帖的第1479位阅读者]

scw0220

我是MM: 高级会员

最后登陆时间：2015-01-13 22:03:44

直达楼层
1^# 发表于 2015-08-01 23:57:52

如图可见数据已经送进去了，但是empty信号不在第一个数读入时变低，过了好几个数才变低，请问这是哪里出现问题了，谢谢大家

共1条 1/1 1