求助怎样用vcs和verdi联合仿真看中间变量

论坛分类

Xilinx

BBS首页 » Xilinx » Xilinx » 求助怎样用vcs和verdi联合仿真看中间变量

版主: 51FPGA

分享到：

共1条 1/1 1

求助怎样用vcs和verdi联合仿真看中间变量

[您是本帖的第1626位阅读者]

scw0220

我是MM: 高级会员

最后登陆时间：2015-01-13 22:03:44

直达楼层
1^# 发表于 2015-08-01 23:48:14

用Verilog写了一个testbench，想用Verdi看波形，现在顶层文件是testbench，底层文件是原有module，但是有个问题是用vcs编译testbench之后只能观察IO口波形，看不了原来module中间变量的波形，请问怎样才能看中间变量波形，或者monitor出来也行，要改代码怎么去改？

回复
回复本帖

共1条 1/1 1