版主: 51FPGA

分享到:
共1条 1/1 1   

關於MicroBlaze+DDR3介面的設計

    [您是本帖的第1184位阅读者]
himalaya0604
我是MM
高级会员

最后登陆时间:2015-01-13 22:04:08

直达楼层
1# 发表于 2015-07-16 23:23:20

各位大德好:

 

小弟目前正在設計一個FPGA的開發板

用的是Virtex7-690T 的芯片

目前在板子上有接一個DDR3的介面

可以插上SODIMM條

因為這個版子是做來給ASIC部門做為驗證之用

所以我們硬件部門必須先測試過DDR3介面是否可以打通

 

我能想到的測試方法

是產生一個MicroBlaze盒

然後接上Xilinx DDR3 controller 去控制SODIMM條

之後用SDK 去編寫C

做一些簡單的memory read/wite

然後可以從UART 打印到PC上

不知道這樣樣的系統是否可行?

在XILINX往上搜了一陣子

但是都沒有找到完全一樣的例子可以參考

所以來這邊問問各位

有沒有比較好的參考資料可以推薦?

 

另外我有個問題

之前在使用MicroBlaze

都是由EDK這個tool來產生

然後加掛一些周邊設備上去(用AXI介面的)

之後再export到SDK

這種方法跟現在VIVADO裡面有的IPI有甚麼不一樣??  (IPI好像就是幾個IP block  用畫線路的方式兜起來)

大家都是用哪種方法來建立系統的呢?

 

感謝!! 

共1条 1/1 1   
快速回复主题
  • 匿名不能发帖!请先 [ 登陆 注册 ]