Xilinx|
版主: 51FPGA |
ISE布局布线失败问题，求高手指教
[您是本帖的第1352位阅读者]|
jjjjjjjjkkk
最后登陆时间：2015-01-13 22:05:28 |
最近设计的一个图像处理方面的工程（约600万门级，使用virtex6器件），用ISE13.3以及14.2版本进行综合后布局布线总是失败，提示congested design。使用PlanAhead工具进行布线优化策略仍然失败。但将工程移植到Alter Stratix-IV器件，用Quartus综合后顺利完成布局布线，并完成了板级验证。请问这是ISE的自动布局布线能力比Quartus弱？还是ISE的使用需要技巧？求高手指教
|
| 共1条 1/1 1 |