高速ADC 数据接收

论坛分类

版主: 51FPGA

分享到：

共2条 1/1 1

[您是本帖的第1318位阅读者]

jjjjjjjjkkk

最后登陆时间：2015-01-13 22:05:28

直达楼层
1^# 发表于 2015-07-13 22:52:24

32bits ADC输出，把32管脚分配到同一个bank，然后clock分配到这个bank的MRCC或者SRCC，同时板子上的布线长度要保证一样长。这个是一个数模混合的电路板，板级设计很重要，直接决定了你FPGA IO能跑到多少频率。

toeflsieasy

最后登陆时间：2015-01-13 22:10:25

2^# 发表于 2015-07-13 23:14:30

学习了

共2条 1/1 1